Giảng viên tham dự chương trình do tổ chức Synopsys đào tạo

Chương trình Synopsys Internship Training Program (ITP) 2025 tập trung vào việc giúp người học làm quen với môi trường làm việc chuyên nghiệp trong lĩnh vực ASIC/VLSI Design, thông qua sự kết hợp giữa đào tạo lý thuyết, thực hành công cụ và hướng dẫn trực tiếp từ các chuyên gia Synopsys.

• Week 0 – General Training:
  Học viên tự học nền tảng gồm Linux/Unix, scripting, và VLSI Design Flow, làm quen với công cụ và môi trường Synopsys. Buổi khai giảng giúp các nhóm hình thành, kết nối và định hướng lộ trình học tập.

• Week 1 – Review Verilog & Design Rule:
  Tập trung củng cố kiến thức Verilog, ASIC design flow, và Tcl scripting. Học viên thực hành với công cụ VCS, đồng thời tìm hiểu các quy tắc thiết kế cơ bản và quy trình kiểm thử ban đầu.

• Week 2 – RTL Static Signoff Solution (VC SpyGlass):
  Giới thiệu và hướng dẫn sử dụng VC SpyGlass, bao gồm Lint, CDC, và RDC để kiểm tra chất lượng và tính đúng đắn của mã RTL. Phần thực hành giúp học viên làm quen với các quy trình signoff trong giai đoạn thiết kế logic.

• Week 3 – Formal Verification Solution (VC Formal):
  Cung cấp kiến thức về formal verification với các module như AEP, CC, Latency, và FPV, giúp người học hiểu và áp dụng các kỹ thuật xác minh chính xác trong thiết kế SoC.

• Week 4 – Physically-aware RTL Analysis (RTL Architect):
  Học viên tiếp cận công cụ RTL Architect, hỗ trợ phân tích mối liên kết giữa RTL, synthesis và physical design. Phần này giúp giảm thiểu vòng lặp thiết kế, tối ưu thời gian và hiệu suất hệ thống.

Kết thúc khóa học, 4 giảng viên thuộc Bô môn Kỹ thuật máy tính, Khoa CN Điện tử hoàn thành tốt bài kiểm tra đầu ra Lý thuyết và thực hành. Sau đây là một số hình ảnh tiêu biểu của khóa đào tạo.