Đại học Công nghiệp Thành phố Hồ Chí Minh
Khoa Công nghệ Điện tử
Đổi mới nâng tầm cao mới – Năng động hội nhập toàn cầu
Đại học Công nghiệp TP.HCM
Đại học Công nghiệp Thành phố Hồ Chí Minh
Khoa Công nghệ Điện tử
Khoa Công nghệ Điện tử
Hoạt động tiêu biểu
Chủ đề năm học
FET tham gia “Thiết kế vi mạch tích hợp mật độ cao” và tập huấn nội bộ giảng viên
01-08-2025

Khoa Công nghệ Điện tử tham gia khóa đào tạo “Thiết kế vi mạch tích hợp mật độ cao” tại NIC – ĐHQG Hà Nội và tổ chức tập huấn nội bộ giảng viên

Tháng 4/2025, Trung tâm Đổi mới Sáng tạo Quốc gia (NIC), Đại học Quốc gia Hà Nội đã tổ chức khóa đào tạo “Thiết kế vi mạch tích hợp mật độ cao” dành cho các chuyên gia và giảng viên trên toàn quốc. Đây là một trong những hoạt động nổi bật thuộc chương trình phát triển nguồn nhân lực chất lượng cao phục vụ ngành công nghiệp bán dẫn – lĩnh vực đang được Chính phủ đặc biệt quan tâm trong bối cảnh đất nước bước vào thời kỳ bứt phá mạnh mẽ về khoa học và công nghệ.

Khoa Công nghệ Điện tử vinh dự có sự tham gia của TS. Ong Mẫu Dũng trong khóa đào tạo này. Dưới đây là một số hình ảnh tiêu biểu trong quá trình học tập và làm việc tại NIC:

Tập huấn giảng viên nội bộ tháng 07/2025

Sau khóa học tại NIC, Khoa Công nghệ Điện tử đã tổ chức chương trình tập huấn nội bộ cho các giảng viên chuyên ngành Thiết kế vi mạch nhằm lan tỏa kiến thức và cập nhật các công cụ, phương pháp hiện đại trong lĩnh vực vi mạch mật độ cao. Chương trình tập huấn được tổ chức tại phòng LAB X7.7 – Thiết kế vi mạch và đo kiểm của Khoa, từ ngày 28/07 đến 31/07/2025, bao gồm các nội dung lý thuyết và thực hành chuyên sâu như sau:

Buổi (dự kiến)

Thời gian

Nội dung

Ghi chú

 

0

 

- Introduction to Semiconductor IC

 

 

28/7

Sáng (8h)

- CMOS structure and characteristics; - Fundamentals of CMOS LSI circuits; - Asynchronous (Combinational) and Synchronous (Sequential) Circuits; - Structure of IO Circuit

 

 

Chiều (13h)

Lab 1: Giới thiệu về SPICE, OpenPDK 130nm; Lab 2: Mô phỏng CMOS dùng Xschem & NGSpice.

 

 

29/7

Sáng (8h)

- Delay and Power of CMOS circuits; - Moore’s Law and Scaling Law; - Low Power digital circuit design techniques

 

 

Chiều (13h)

Lab 3: Mô phỏng mạch tổ hợp (Combination Logic)

 

 

30/7

Sáng (8h)

- MIPS Design example; - Digital Design Flow; - VLSI Design overview

 

 

Chiều (13h)

Lab 4: Mô phỏng mạch tuần tự (Sequential Logic)

 

 

31/7

Sáng (8h)

Lab 5: Logic Synthesis; Lab 6: Place-and-Route

 

 

Chiều (13h)

Lab 7: Custom Layout

 

 

Hình ảnh các buổi tập huấn tại LAB X7.7 – Thiết kế vi mạch và đo kiểm

Khóa tập huấn không chỉ giúp các giảng viên cập nhật các công cụ mô phỏng hiện đại như Xschem, NGSpice, OpenPDK 130nm mà còn tiếp cận các xu hướng thiết kế mạch số tiêu thụ thấp, quy trình thiết kế VLSI, từ đó nâng cao chất lượng đào tạo, sẵn sàng cung cấp nguồn nhân lực vững chuyên môn cho ngành bán dẫn Việt Nam.

Đơn vị liên kết